现在业界以为，此技能首要为是为了应用在5纳米以下先进工艺，并为客制化异质芯片铺路，当然也愈加稳固苹果订单。
台积电近几年推出的 CoWoS 架构及整合扇出型封状等本来就为了透过芯片仓库探索后摩尔定律年代的道路D封装技能的呈现，愈加强化了台积电笔直整合服务的竞争力。特别未来异质芯片整合将会是趋势，将处理器、数据芯片、高频内存、CMOS 印象传感器与微机电体系等整合在一起。
台积电着重，CoWoS及整合扇出型封装（InFO）仍是2.5D IC封装，为了让芯片效能更强，芯片业花了适当的时刻，开发体积小、功用更杂乱的3D IC，这项技能需调配难度更高的矽钻孔（TSV）技能，以及晶圆薄化、导电原料填孔、晶圆衔接及散热支撑。
封装不同工艺的芯片将会是很大的市场需求，半导体供应链的串联势在必行。所以令台积电也活跃投入后端的半导体封装技能，估计日月光、矽品等封测大厂也会加快布建3DIC封装的技能和产能。不过这也并不是简单的技能，需调配难度更高的工艺，如硅钻孔技能、晶圆薄化、导电原料填孔、晶圆衔接及散热支撑等，将进入新的技能本钱比赛。
台积电总裁魏哲家表明，虽然半导体处于冷季，但看好高性能运算范畴的微弱需求，且台积电客户组合将趋向多元化。不过现在台积电的首要动能仍来自于 7 纳米工艺，2020年6纳米才开端试产，3D封装等先进的技能到时应该还只有少量客户会选用，业界猜想苹果手机处理器应该仍是首要引入最新工艺的订单。更进一步的音讯，要比及5月份台积大会时才会发布。