在FAE的日常工作中经常收到有用户反馈：明明系统已经正常运行，但是在测试量化波形数据时得到的结果却不尽人意，为何会产生如此出入呢？问题可能出在测试方法和测试设备的使用上！
在全面排查是否为系统产品的问题之前（工作量巨大、耗时耗力），我们一定要先检查自己测试的环境、手段及方法，是否“测对了”？其中如何正确的选择示波器的测试方法尤为重要！
本文主要为大家阐述示波器的三大关键指标及金升阳测试使用时谨遵的测试规范及相关注意事项。
示波器作为常用的高精密测试仪器，它能够把肉眼看不见的电信号变换成可视图像，便于人们研究各种电现象的变化过程。示波器的正确使用至关重要，常有测试人员因参数设置错误导致“实测数据”与系统实际工作状态大相径庭，带来不必要的麻烦。
随高频功率开关、整流器技术的持续不断的发展，电源工作频率的逐步的提升，目前市面上新兴的GaNMOSFET、SiC MOSFET和SiC肖特基整流管等功率开关，开通、关断时间不到5ns（开断频率超过200MHz），在工程测量过程中，为观察此类快速变化的信号，需要足够带宽的测量系统，带宽足够不仅是示波器的带宽，探头的带宽也要足够。
金升阳常用差分探头、示波器的带宽为100MHz，能够完全满足日常测试所需。带宽越高，能采集到的被测信号高次谐波范围越广，被测信号失真越少，但探头的带宽并不是越大越好，带宽越高，引入的频率越多，进入噪声信号也越多，以纹波噪声测试示波器需开启20MHz带宽限制做测量为例，就对带宽进行了限制，同理当测试的低频信号噪声干扰过多时，也可在差分探头（5MHz）或示波器上开启带宽限制。
采样率：指每秒钟可以采集的数据点个数，一般来说，示波器的采样率指标都是指示波器工作时能达到的最高采样率。
存储深度=采样率×采样时间。是指示波器在屏幕上显示一条波形时，其波形的数据个数，我们正真看到的示波器屏幕上显示的波形，是由很多采样点组成的，所有采样点的个数，就是存储深度。
存储深度对测量会有什么影响？我们给示波器加上一个频率为1KHz，幅值为2V的方波，用28M存储深度的示波器，截取14S的信号，此时采样率为2Msa/S放大2000倍，依然还是方波。
当用28K存储深度的示波器，截取14S的信号，此时采样率为2Ksa/S，放大2000倍，得到的波形失真。
从这个例子总结可知：相同采样时间，采样率越大，示波器的存储深度越大，保存的波形能够正常的看到更多的细节。在测试时应确保自己的采样率足够，避免采样时间太长而导致波形失真。一般示波器滚动状态下采集率最高可到达4MSa/s，触发模式下可达到更高。
金升阳研发调试及产品验测时一般会用的是4GSa/s高精度采集四通道示波器，真实展现产品高频信号及瞬态工作数据，能够全面地通过数据评估设计的可靠性。
示波器接入新的无源探头或插拔探头使用，必须校准，否则测试结果不准（纹波测试结果误差10mV以上），测量时需尽量使探头地线短，探头补偿步骤如下：
示波器与探头需阻抗匹配。一般通用示波器在输入端有1MΩ（一般电路）和50Ω（高速电路）的可切换匹配电阻，与探头正确的匹配以减少被测电路的负载效应影响。
示波器电源线接地时，需避开使用普通探头与由的产品直接相连，请使用差分探头测试或使用隔离变压给示波器供电，或者采用浮地测量（无地线电源线连接示波器），避免地线杂讯干扰到真实数据（无源探头的负端地与示波器的电源PE是相通的）。具体对比可参考下图：
EMC测试勿使用无源探头，需全部使用差分测量，以免示波器接地时测试产品PE浪涌引入浪涌信号到示波器导致示波器损坏或被测产品输出掉电（测试结果异常），浪涌测试仪供电线与示波器电源均接市电。
金升阳在电源领域深耕二十余年，工程师秉承着严谨认真的工作态度，严格遵守标准化的测试守则，提供准确、真实的产品性能数据，简化客户的产品研究开发和测试周期，综合提升系统的稳定性、安全性和可靠性，致力为各行业提供“无忧”电源。
文章出处：【微信号：金升阳科技，微信公众号：金升阳科技】欢迎添加关注！文章转载请注明出处。
纹波，以前也是各种不会，百度的方法也是各有千秋，不过大二开始有效学习模电课程在实验课上才真正掌握了
为什么要去掉地线的插头，这里究竟引含着什么奥秘。2、 有的工程师不留意没拔掉插头地线就接上
必须符合所有功能规格、保护特性、安全准则规范（如UL、CSA、VDE、DEMKO、SEMKO，长城等等之耐压、抗燃、
来测量这个指标? A1：纹波的定义是附着于直流电平之上的包含周期性与随机性成分的杂波信号，英文称为 PARD (
的工作频率 /
？ /
？ /
方法有：经过测量电压和电流来计算出功率、使用功率计直接测出功率。这两种
金升阳推出一款40A隔离升降压宽压输入电源—KUB48xxHB-40A系列
AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)
AMD Versal AI Edge自适应计算加速平台之PL LED实验（3）
使用Altera Interface Planner高效设计FPGA引脚布局
I.MX6ULL-飞凌 ElfBoard ELF1板卡- 移植zbar的方法